ラピダスが2nm世代半導体の研究開発を加速

ラピダスが2nm世代半導体の研究開発を加速し、2025年度に向けた計画がNEDOから承認されました。新たな製造技術の確立を目指し、国際連携も進行中です。

要約するとラピダスは、2nm世代半導体の研究開発において、新エネルギー・産業技術総合開発機構（NEDO）から2025年度の計画と予算が承認されたことを発表しました。

この承認は、NEDOの「ポスト5G情報通信システム基盤強化研究開発事業」に基づくもので、特に「日米連携に基づく2nm世代半導体の集積化技術と短TAT製造技術の研究開発」と「2nm世代半導体のチップレットパッケージ設計・製造技術開発」の2つのプロジェクトが含まれています。

前者は2022年11月に採択され、半導体製造における前工程に関連するものです。

ラピダスは北海道千歳市に製造拠点IIM（Innovative Integration for Manufacturing）を設立し、米IBMと協力して量産技術の開発を進めています。

製造装置の設置やクリーンルームの稼働が進み、2024年度の目標達成に向けて着実に進展しています。

後者のプロジェクトは、2024年3月に採択され、2nm世代の半導体を使用したパッケージの大型化と低消費電力化を目指しています。

これには、設計・製造に必要なデザインキットやチップレットのテスト技術の確立が含まれ、米IBMや独Fraunhofer、シンガポールのA⋆STAR IMEとの国際連携も進めています。

2024年度には基本プロセスフローの決定と装置の選定を完了する予定です。

また、千歳市内に半導体後工程の研究開発拠点「Rapidus Chiplet Solutions（RCS）」を設置し、2024年10月からの稼働を目指しています。

今年度の計画・予算の承認により、4月からパイロットラインが立ち上がり、300mmウェハへの2nm GAAトランジスタ試作開発が進む見込みです。

これにより、先行顧客向けのプロセスデザインキット（PDK）のリリースが可能となり、顧客によるプロトタイピングが開始できる環境が整います。

後工程においては、RCSでの製造装置導入が進み、量産化技術の確立に向けたパイロットラインの構築が行われます。

さらに、RDLインターポーザ開発や3Dパッケージ技術、ADKの構築推進、KGDの選別フローの開発も進められています。

最近の投稿